先進封裝已成為半導體突破算力瓶頸的絕對戰場！回顧這場技術革命，2016年的InFO首度印證其龐大的商業價值，也為台灣供應鏈打下堅實底蘊，產業從平面走向立體、從有機材料跨入玻璃基板。面對產能緊缺與技術交替，看懂技術演進的產業邏輯，將是洞悉全球半導體版圖重構與供應鏈突圍的關鍵所在。
文／吳旻蓁
隨著ＡＩ算力需求迎來史無前例的爆發，全球市場資金正高度聚焦於半導體供應鏈的同一處戰場——先進封裝。原因無他，在這個得算力者得天下的時代，單一晶片的效能提升已不足以應付龐大的資料吞吐；而先進封裝因可將運算核心如GPU或ASIC與高頻寬記憶體（ＨＢＭ）等，以最短路徑、最低功耗的方式整合在一起，因而成為目前半導體供應鏈中產能相當吃緊的重要環節。
InFO助台積電甩開三星
然而，這場牽動全球科技巨頭競逐、也改變台灣半導體供應鏈版圖的封裝革命，並非一夕之間引爆。若要追溯先進封裝真正跨越成本門檻、走向大規模商業化的起點，時間可以回到二○一六年。當年蘋果推出iPhone 7，其搭載的A10處理器首度大規模採用台積電的InFO（Integrated Fan-Out，整合型扇出封裝）技術；彼時，台積電與三星在十六／十四奈米先進製程仍競爭激烈，但InFO帶來更輕薄、更低功耗的封裝優勢，成為台積電取得蘋果高度信任的重要技術優勢之一，也讓先進封裝首度證明具備大規模商業化的價值。
若沿著技術發展脈絡回顧，其實台積電早在二○一一年左右便推出CoWoS（Chip-on-Wafer-on-Substrate）技術，並於二○一二年前後開始量產。不過，由於CoWoS採用昂貴的矽中介層（Silicon Interposer），製造成本居高不下，早期主要應用於賽靈思（Xilinx）等高階FPGA產品，市場規模始終侷限於利基市場。為了切入龐大的智慧型手機市場，台積電進一步發展出成本更具競爭力的InFO，捨棄傳統有機封裝基板，以重新佈線層（ＲＤＬ）直接完成I/O重新分配與訊號連接，不僅有效降低封裝厚度與成本，也讓先進封裝真正跨越商業化門檻。
傳統封裝主要透過打線或覆晶方式，將裸晶連接至封裝基板，再與ＰＣＢ相連。隨著晶片持續微縮，可容納的I/O數量逐漸受限，形成傳輸瓶頸。為了解決I/O限制，扇出型封裝（Fan-Out）技術開始興起，將訊號佈線延伸至晶片之外，而InFO則進一步捨棄封裝基板，將晶片直接嵌入模塑樹脂（Molding Compound）中，再透過半導體微影技術製作高密度重新布線層，使I/O重新分配更具彈性，也縮短訊號傳輸路徑，改善功耗與訊號完整性。由於不再需要傳統封裝基板，封裝厚度可進一步壓縮，更符合智慧型手機與穿戴式裝置對輕薄短小的需求，也成功建立起消費性電子市場大規模採用先進封裝的商業模式。
Apple之所以看重InFO，不只是晶片更薄，而是封裝直接影響終端產品設計。智慧型手機內部空間寸土寸金，封裝每減少一點厚度，都可能換來更大的電池、更好的鏡頭模組或更充裕的散熱空間。因此，自A10開始，封裝不再只是後段製程，而是晶圓代工競爭力的重要一環。
CoWoS接手ＡＩ高階戰場
不過，InFO的成功，也正凸顯不同世代算力需求所帶來的技術分野。如今，當ＡＩ伺服器開始大量採用ＧＰＵ與高頻寬記憶體，單一晶片尺寸持續放大，系統功耗動輒數百瓦，封裝除了需要更高I/O密度，也必須同時兼顧散熱能力與ＨＢＭ整合需求。此時，以矽中介層為核心的CoWoS重新站上舞台，從過去侷限於利基市場的高階技術，一躍成為全球ＡＩ晶片最重要的封裝方案，也掀起今日市場最受矚目的先進封裝擴產熱潮。（全文未完）
全文及圖表請見《先探投資週刊2413期精彩當期內文轉載》
讀者迴響