▲台積電。（圖／記者高兆麟攝）
記者高兆麟／綜合報導
晶圓代工大廠台積電（2330）今日於 2023 年開放創新平台生態系統論壇上宣佈推出嶄新的 3Dblox 2.0 開放標準，並展示台積電開放創新平台(OIP) 3DFabric 聯盟的重要成果。3Dblox 2.0 具備三維積體電路(3D IC)早期設計的能力，旨在顯著提高設計效率，而 3DFabric 聯盟則持續促進記憶體、基板、測試、製造及封裝的整合。 台積電持續推動 3D IC 技術的創新，讓每個客戶都能夠更容易取得其完備的 3D 矽堆疊與先進封裝技術。
台積科技院士/設計暨技術平台副總經理魯立忠表示:「隨著產業轉趨擁抱 3D IC 及系統級創新，完整產業合作模式的需求比我們 15 年前推出 OIP 時更顯得重要。由於我們與 OIP 生態系統夥伴的合作持續蓬勃發展，客戶能夠利用台積電領先的製程及 3DFabric 技術來達到全新的效能和能源效率水準，支援新世代的人工智慧(AI)、高效能運算(HPC)、 以及行動應用產品。」
AMD技術及產品工程資深副總裁 Mark Fuselier 表示:「我們與台積電在先進 3D 封裝技術上一直保持密切的合作，這使得 AMD 的新世代 MI300 加速器能夠提供業界領先的效能、記憶體面積與頻寬，支援 AI 及超級運算的工作負載。台積電與其 3DFabric 聯盟夥伴共同開發了完備的 3Dblox 生態系統，協助 AMD 加速 3D 小晶片產品組合的上市時間。」
台積電表示，3Dblox 開放標準於去年推出，旨在為半導體產業簡化 3D IC 設計解決方案，並將其模組化。 在規模最大的生態系統的支援下，3Dblox 已成為未來 3D IC 發展的關鍵設計驅動力。 此次推出的全新 3Dblox 2.0 能夠探索不同的 3D 架構，塑造創新的早期設計解決方案，提供功耗及熱的可行性分析研究。這一業界創舉令設計人員能夠首次在完整的環境中將電源域規範與 3D 物理結構放在一起，並進行整個 3D 系統的電源和熱模擬。此外，3Dblox 2.0 支援小晶片設計的再利用，例如小晶片映射(chiplet mirroring)，以進一步提高設計的生產力。
3Dblox 2.0 已取得主要電子設計自動化(EDA)合作夥伴的支援，開發出完全支援所有台積電 3DFabric 產品的設計解決方案。這些完備的設計解決方案為設計人員提供了關鍵洞 察力，得以及早做出設計決策，加快從架構到最終實作的設計周轉時間。
此外，台積電成立了 3Dblox 委員會，作為獨立的標準組織，其目標在於建立業界規範， 能夠使用任何供應商的小晶片進行系統設計。該委員會與 Ansys、Cadence、西門子及新思科技等主要成員合作，設有 10 個不同主題的技術小組，提出強化規範的建議，並維持 EDA 工具的互通性。目前設計人員得以從 3dblox.org 網站下載最新的 3Dblox 規範，並獲取更多有關 3Dblox 及 EDA 夥伴工具實作的資訊。
在記憶體合作部分，生成式 AI 及大型語言模型相關應用需要更多的 SRAM 記憶體與更高的 DRAM 記憶體頻寬。為了滿足此要求，台積電與美光、三星記憶體及 SK 海力士等主要記憶體夥伴密切合作，驅動高頻寬記憶體 HBM3 與 HBM3e 的快速成長，藉由提供更多的記憶體容量來促進生成式 AI 系統的發展。
在基板合作部分，台積電已成功與基板夥伴 IBIDEN 及 UMTC 合作，定義了基板設計技術檔， 以促進基板自動佈線，進而顯著提高效率與生產力。台積電、基板及 EDA 夥伴展開三方合作，透過自動基板佈線實現提升 10 倍生產力的目標。此項合作亦包括可製造性設計(DFM) 的強化規則，以減少基板設計中的應力熱點。
在測試合作部分，台積電與自動測試設備(ATE)夥伴 Advantest 與 Teradyne 合作，解決各種 3D 測試的挑戰，減少良率損失，並提高小晶片測試的功耗傳輸效率。為了展示透過功能介面來測試 3D 堆疊之間的高速連結，台積電、新思科技與 ATE 夥伴合作開發測試晶片， 以達成將測試生產力提高 10 倍的目標。台積電亦與所有可測性設計(DFT)EDA 夥伴 合作，以確保有效及高效的介面測試。
台積電於 2008 年創建了開放創新平台(OIP)，匯集客戶與夥伴的創新思考，秉持縮短設計時間、縮短量產時程、加速產品上市時間並加快獲利時程之共同目標。開放創新平台涵蓋半導體產業最完備的設計生態系統聯盟，集結包括業界領先的電子設計自動化、資料庫、 矽智財、雲端、以及設計服務夥伴。台積電自從成立以來即與設計夥伴及客戶緊密合作， 並持續將矽智財與資料庫組合擴增至超過 7 萬個項目。目前能夠為客戶提供自 0.5 微米至 2 奈米超過 4 萬 6,000 個技術檔案及超過 3,300 個製程設計套件。
讀者迴響