應材推2奈米以下晶片佈線技術 台積電、三星都採用

▲應材推2奈米以下晶片佈線技術。（圖／應用材料提供）

記者高兆麟／綜合報導

應用材料公司推出材料工程創新技術，透過使銅佈線微縮到2奈米及以下的邏輯節點，來提高電腦系統的每瓦效能，這項技術也已經獲台積電、三星等大廠採用。

應用材料公司半導體產品事業群總裁帕布‧若傑（Prabu Raja）博士表示：「AI 時代需要更節能的運算，其中晶片佈線和堆疊對於效能和能耗至關重要。應材最新的整合性材料解決方案使業界能將低電阻銅佈線微縮到新興的埃米節點，同時我們最先進的低介電常數材料降低了電容效應並強化晶片結構強度，將 3D 堆疊提升到全新高度。」

隨著產業規模微縮到 2 奈米及以下，更薄的介電材料使晶片的機械結構強度變弱，而變窄的銅線則會導致電阻急劇增加，進而降低晶片效能並增加能耗。

應用材料公司推出的最新整合性材料解決方案 IMS (Integrated Materials Solution)，在一個高真空系統中結合了六種不同的技術，包括業界首創的材料組合，能讓晶片製造商將銅佈線微縮到2奈米及以下製程。此解決方案是釕和鈷（RuCo）的二元金屬組合，可同時將襯墊厚度減少 33% 至 2 奈米，為無空隙銅回流提供更好的表面特性，並將線路電阻降低高達 25%，從而改善晶片效能和能耗。

採用 Volta 釕 CVD的新型應材Endura Copper Barrier Seed IMS（ 銅阻障層晶種整合性材料解決方案）被所有頂尖邏輯晶片製造商採用，並開始向3奈米節點的客戶出貨。

三星電子副總裁暨晶圓代工開發團隊負責人Sunjung Kim 表示：「在圖案化技術的進步推動裝置尺寸縮小的同時，包括互連電網佈線的電阻、電容和可靠性在內的其他領域仍存在關鍵挑戰。為協助克服這些挑戰，三星正採用多種材料工程創新，將微縮的優勢擴展到最先進的節點。」

台積電共同營運長米玉傑表示：「半導體產業必須大幅提高能源效率，以實現 AI 運算的永續成長。降低互連電阻的新材料將在半導體產業中發揮關鍵作用，與其他創新一同精進整體系統效能和功率。」

應材是晶片佈線製程技術的產業領導者。從 7 奈米到 3 奈米節點，互連佈線步驟大約變成了三倍，使應材在佈線領域的可服務市場機會增加超過 10 億美元，每月產 10萬片投產晶圓（WSPM）的綠地產能，約為60億美元。展望未來，透過晶背供電的導入預計將使應材的佈線商機再增加 10 億美元，每10萬片投產晶圓達到約70億美元。