文／理財周刊
高性能運算（HPC, High Performance Computing）晶片，需要使用大量的SRAM（SRAM, Static Random Access Memory）來儲存複雜的程式，如何精準找出記憶體缺陷，降低DPPM（DPPM, Defect Parts Per Million，百萬分之缺陷率），並且節省晶片量產成本相當重要。專注於記憶體測試與修復解決方案的芯測科技（6786）發表「使用者自定義測試演算法」，不但可協助晶片製造商降低DPPM，更可以大幅降低晶片面積，降低量產成本。
芯測科技表示，過去大部分的晶片設計公司，都沒有自行設計記憶體測試演算法，以致於使用了不適當記憶體測試演算法，使得DPPM無法有效降低，更因為選擇不適當的記憶體測試演算法，導致晶片面積過大，增加生產成本。如何選擇最適合晶片應用的記憶體測試演算法，一直是晶片製造商關心的問題。
而芯測科技（6786）所推出的「使用者自定義測試演算法（User Defined Testing Algorithms）」，可以讓晶片製造商搭配使用者手冊，透過高度彈性化的微架構，自行設計出符合特定應用的記憶體測試演算法，精準的找出有缺陷的記憶體，降低DPPM。同時，因為自定義的演算法，可以針對晶片應用的特性去設計，所以可以大幅降低晶片面積，降低量產成本。
芯測科技進一步表示，大部分晶片製造商使用的記憶體測試演算法，皆無法同時滿足晶片製程、程式寫法與產品應用等要素。採用「使用者自定義測試演算法」可以讓晶片製造商根據以上的要素，設計出「定製化」的記憶體測試演算法；如此一來，就可以兼具降低DPPM與量產成本。
此外，該公司所推出的「使用者自定義測試演算法」採用GUI（GUI, Graphical User Interface，圖形使用者介面，是指採用圖形方式顯示的電腦操作使用者介面）的操作環境，搭配使用範例的說明，讓使用者可以輕鬆的定義出特定應用的記憶體測試演算法。
隨著5G、物聯網時代來臨，HPC相關晶片需求量持續增加，但不僅其製程複雜度相對較高，導致使用記憶體的需求也大幅提升，加上晶圓代工漲價趨勢已成定局，導致晶片量產成本增加；因此，晶片設計公司需要有效率且符合成本規劃的記憶體測試演算法。
芯測科技透過專利化的佈局，可讓晶片製造商透過「使用者自定義測試演算法」有效的根據製程、程式型態與晶片應用方向，設計出最適當的記憶體測試演算法，讓有缺陷的記憶體，更精準的被找出來；同時，亦能降低晶片生產費用。該產品推出後，深獲晶片設計公司的青睞，也使得芯測科技在晶片開發中持續扮演關鍵角色，未來前景看好。
【更多精采內容，請見《理財周刊》1103期，便利商店及各大書店均有販售www.moneyweekly.com.tw】
讀者迴響